Electrónica Digital · Tema 3

Niveles lógicos TTL y CMOS

No todo 1 vale 5 V: cuatro voltajes por familia deciden quién puede hablar con quién.

01 · Punto de partida

2,7 V: ¿uno o ninguno?

Un TTL entrega HIGH de 2,7 V; un 74HC exige 3,5 V para ver un 1. Conectarlos directo es jugar a la ruleta: anda en tu mesa, falla en la del cliente. Cuatro números por familia eliminan la duda: VIL, VIH, VOL, VOH.

  • ¿Qué promete cada número?
  • ¿Cuánto margen queda contra el ruido?
  • ¿TTL maneja a CMOS y al revés?
  • ¿Y entre 5 V y 3,3 V?

02 · TTL

El veterano de 5 V

74LS típico a 5 V.
ParámetroValorSignifica
VIL0,8 VBajo garantizado hasta acá
VIH2,0 VAlto garantizado desde acá
VOL0,5 VEntrega bajo hasta acá
VOH2,7 VEntrega alto desde acá

Márgenes: bajo 0,3 V, alto 0,7 V. Asimétricos y justos: el TTL perdona poco por abajo. Entrada flotante flota en HIGH (no hacerlo igual: antena).

03 · CMOS

El dueño del presente

74HC a 5 V y 74LVC a 3,3 V.
ParámetroHC @5 VLVC @3,3 V
VIL / VIH1,5 / 3,5 V0,8 / 2,0 V
VOL / VOH0,1 / 4,9 V0,2 / 2,9 V
Margen ↓/↑1,4 / 1,4 V0,6 / 0,9 V

HC es simétrico y generoso (1,4 V por lado); HCT es la variante con umbrales TTL (0,8/2,0) para hablar con veteranos. Regla de oro CMOS: ninguna entrada flotante (oscila y consume).

TTL

Ruidoso y gastador

Márgenes justos, mA por puerta. Solo donde ya existe o pide el diseño.

CMOS

Frugal y robusto

µA en reposo, márgenes amplios. Familia por defecto de todo lo nuevo.

04 · Compatibilidad

Quién con quién

TTL → TTL ✓
0,3/0,7 V de margen: anda, justo por abajo.
HC → TTL ✓✓
4,9 ≥ 2,0 y 0,1 ≤ 0,8: sobrado por ambos lados.
TTL → HC ✗
2,7 < 3,5: el alto no llega. Solución: familia HCT o pull-up a 5 V.
HC 5 V → LVC 3,3 V ⚠
4,9 V supera Vcc+0,5 (3,8): sobretensión que daña. Divisor o level-shifter.
TTL → LVC ✓
2,7 ≥ 2,0 y 0,5 ≤ 0,8, sin sobretensión: el truco clásico 5 V → 3,3 V.

05 · Márgenes en código

Compatibilidad calculada

Chequeo de márgenes y matriz de compatibilidad entre familias.

Python en tu navegador. Inventá una familia y mirá si sobrevive.

def margenes(nombre, vil, vih, vol, voh):
    mb = vil - vol
    ma = voh - vih
    print(f"{nombre}: margen bajo={mb:.1f}V alto={ma:+.1f}V")
    return mb, ma


margenes("TTL", 0.8, 2.0, 0.5, 2.7)
margenes("HC@5V", 1.5, 3.5, 0.1, 4.9)
margenes("LVC@3,3V", 0.8, 2.0, 0.2, 2.9)

TTL: 0,3/0,7. HC: 1,4/1,4. LVC: 0,6/0,9. ¿Qué familia elegirías para un ambiente ruidoso a 5 V?

Matriz de compatibilidad

FAM = {"TTL": (0.8, 2.0, 0.5, 2.7, 5.0), "HC": (1.5, 3.5, 0.1, 4.9, 5.0),
       "HCT": (0.8, 2.0, 0.1, 4.9, 5.0), "LVC": (0.8, 2.0, 0.2, 2.9, 3.3)}

def compatible(drv, rec):
    vil, vih, _, _, _ = FAM[rec]
    _, _, vol, voh, _ = FAM[drv]
    vcc_rec = FAM[rec][4]
    if voh > vcc_rec + 0.5:
        return "RIESGO sobretension"
    ok = vol <= vil and voh >= vih
    return "OK" if ok else "NO"


for d in FAM:
    print(d, "->", {r: compatible(d, r) for r in FAM})

06 · Analogía programador

Dialectos y enchufes

  1. 1
    Familias = dialectos.

    Todos dicen 0/1, con acentos distintos: el traductor es el HCT o el level-shifter.

  2. 2
    Margen = tolerancia.

    Como validación con holgura: aceptar “cerca” en vez de “exacto” para sobrevivir al ruido.

  3. 3
    Flotante = null.

    Entrada sin definir: en CMOS es null que a veces es 0 y a veces 1. Siempre inicializar (pull).

07 · Exploración

Laboratorio: ¿se entienden?

Elegí quién habla y quién escucha: el laboratorio calcula márgenes, sobretensión y veredicto.

LABORATORIO 3

Traductor lógico

TTL → TTL · OK

Margen bajo0,3 V
Margen alto0,7 V
SobretensiónNo
VeredictoOK ✓

TTL → TTL: márgenes 0,3/0,7 V.

Preguntas para explorar

  1. Probá TTL → HC. ¿Qué margen falla? ¿Qué familia lo arregla?
  2. Probá HC 5V → LVC. ¿Margen o sobretensión? ¿Solución?
  3. ¿Qué combinaciones dan OK total? Anotalas.
Ver respuestas sugeridas
  1. Falla el alto (2,7 < 3,5): HCT (umbrales 0,8/2,0) lo arregla.
  2. Sobretensión (4,9 > 3,8): divisor, HCT a 3,3 V o level-shifter. Los márgenes solos no bastan.
  3. TTL→TTL/HCT/LVC, HC→TTL/HC/HCT, HCT→las tres de 5V, LVC→LVC/HCT/TTL: verificar cada una en el laboratorio.

08 · Comprensión

Confusiones frecuentes

«5 V con 5 V siempre anda»

TTL→HC falla en alto con ambos a 5 V: el voltaje de fuente no garantiza niveles. Verificar los cuatro números.

«Flotante = 0»

En CMOS flota a cualquier lado y consume: pull-up/down de 10k siempre. En TTL flota alto pero igual se fija.

«HC = HCT»

HC tiene umbrales CMOS (1,5/3,5); HCT, TTL (0,8/2,0). Una letra decide si habla con veteranos.

«3,3 V tolera 5 V»

Solo familias “5V-tolerant” (algunas LVC sí, otras no): leer la hoja. Por defecto, 4,9 V a 3,3 V = daño.

09 · Práctica guiada

Ejercicios de niveles

Ejercicio 1: sensor a 3,3 V

Sensor con salida TTL (0,5/2,7) a micro de 3,3 V (0,8/2,0). ¿Directo? Verificá márgenes y sobretensión con compatible().

Ver solución razonada

Directo ✓: 0,5 ≤ 0,8 y 2,7 ≥ 2,0, sin sobretensión (2,7 < 3,8). El truco clásico funciona.

Ejercicio 2: pull-up TTL→HC

Salida TTL a entrada HC con pull-up 4,7k a 5 V. ¿Qué cambia en alto? ¿Riesgo?

Ver solución

El pull sube el alto hacia 5 V (la salida TTL en HIGH casi no consume): llega a 3,5 ✓. Solo vale con salidas que lo permiten (open-collector o TTL estándar en HIGH).

Ejercicio 3: medir márgenes

74HC04 alimentado a 5 V con entrada de pote: ¿a qué Vin conmuta? Compará con 1,5/3,5 (típico real ≈ Vcc/2 con histéresis de transición).

Ver solución

≈ 2,5 V (típico, no garantizado): la hoja garantiza 1,5/3,5 para todos los chips y temperaturas. Diseñar con el peor caso.

10 · Síntesis

Ideas para recordar

  • Cuatro números: VIL, VIH, VOL, VOH; dos márgenes.
  • TTL 0,8/2,0/0,5/2,7; HC 1,5/3,5/0,1/4,9.
  • TTL→HC falla; HCT traduce; 5 V→3,3 V con cuidado.
  • CMOS sin flotantes: pull de 10k.
  • Diseñar con el peor caso de la hoja.

Dialectos dominados. Ahora a contar: en el próximo tema, binario y hexadecimal.